RAM 8.0 BUX II Series Guia do Utilizador descarregar pdf (Página 8)

8 www.xilinx.com 7 Series FPGAs Memory Resources

UG473 (v1.11) November 12, 2014

Standard ECC Read Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

DO_REG = 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

DO_REG = 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

Encode-Only ECC Write Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

Encode-Only ECC Read Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

Decode-Only ECC Write Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

Decode-Only ECC Read Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

Block RAM ECC Mode Timing Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

Creating 8 Parity Bits for a 64-bit Word . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

Block RAM ECC VHDL and Verilog Templates . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

1 2 3 4 5 6 7 8 9 10 11 12 13 ... 85 86

Sem comentários

RAM 8.0 BUX II Series Guia do Utilizador Página 8